Cours 3 : Multiplexeur, Bascule D

• Chapitre 3
  • Multiplexeur
  • Bascule D
    • RAM :
    • Principe de segmentation

Chapitre 3

Multiplexeur

Ex 1 :

Si $m=1, n=1 ⟹ k=2$, on a :

$x_0, x_1, s_0$

$(s_0 = 0 ⟹ y=x_0) ∧ (s_0 = 1 ⟹ y=x_1) \ ≡ (s_0 \neq 0 ∧ y=x_0) ∨ (s_0 \neq 1 ∧ y=x_1)$

(cf. dessin)

Il y a $k-1$ portes logiques.

Ex 2 :

autre ex : (cf. dessin)

---

\[\begin{circuitikz} \draw (0,2) node[and port] (myand1) {} (0,0) node[and port] (myand2) {} (2,1) node[xnor port] (myxnor) {} (myand1.out) -- (myxnor.in 1) (myand2.out) -- (myxnor.in 2); \end{circuitikz}\]

---

Bascule D

Les phases “0” (calcul) sont beaucoup plus longues que les phases “1” (on ne fait que stocker des données).

Attention : Si la phase 1 est trop longue, ça peut “boucler” : la valeur d’entrée ayant pu avoir été modifiée

---

RAM :

on peut accéder à n’importe quelle adresse en même durée d’accès

VS : Disque dur, Cassettes, Ruban d’une machine de Turing

Bus :

Combinaison de multiplexeurs/décodeurs

Principe de segmentation

À l’époque : adresses = 20bits

Registres = 16 bits

Pour une adresse $A$, un segment $S$, un pointeur $P$ : \(A = 16S+P\)